#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02074074 A

(43) Date of publication of application: 14.03.90

(51) Int. Ci

# H01L 29/784 H01L 29/04

(21) Application number: 63225717

(22) Date of filing: 09.09.88

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:


**IWAMATSU SEIICHI** 


### (54) SEMICONDUCTOR SUBSTRATE


#### (57) Abstract:

PURPOSE: To enable the difference between the side wall threshold voltage of a trench/gate section and the threshold voltage of a corner section of a trench/gate field effect transistor to be small by a method wherein the plane orientation of the surface of a semiconductor substrate is made to be (110) and the crystal orientation of an orientation flat is made to be <110>.

CONSTITUTION: An orientation flat 1 of a Si wafer possessed of a (110) crystal plane is made to have a <10> crystal orientation. A diffusion layer 3 is formed on the surface of a Si substrate 2, a gate oxide film 4 and a gate electrode 5 are formed inside a trench which is to serve as a trench/gate section, the side wall of the trench/gate section has a (110) crystal plane, and a corner section 6 has a wide crystal plane ranging from (100) to (111). By this setup, the threshold voltage of the corner section of a trench/gate of a trench/gate field effect transistor can be made to be a voltage which fluctuates up and down slightly about a threshold voltage of a (110) plane as a center.







THIS PAGE BLANK (USPTO)

## ⑲ 日本国特許庁(JP)

⑪特許出願公開

#### <sup>22</sup> 公 開 特 許 公 報 (A) 平2-74074

®Int. Cl. ⁵

識別記号 庁内整理番号 ③公開 平成2年(1990)3月14日

H 01 L 29/784 29/04

H 01 L 29/78

審査請求 未請求 請求項の数 1 (全2頁)

図発明の名称 半導体基板

> ②特 頤 昭63-225717

22出 願 昭63(1988) 9月9日・

仰発 明 者 松 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会补内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 外1名 雅誉

1. 発明の名称

# 2. 特許請求の範囲

半導体基板表面の面方位を(110)となし、 且つ、オリエンテーション・フラットの結晶方位 を<110>となす事を特徴とする半導体基板。

#### 3. 発明の詳細な説明

#### [産業上の利用分野]

本発明は、半導体単結晶基板の基板面方位とオ リエンテーション・フラット結晶方位に関する。 〔従来の技術〕

従来、Siを代表とする半導体単結晶基板の基 板面方位は(100)が主として用いられ、オリ エンテーション・フラット結晶方位は<110> が用いられるのが通例であった。

〔発明が解決しようとする課題〕

しかし、上記従来技術によると、トレンチ・ゲ 一小電界効果トランジスタを製作する場合に、ト レンチ・ゲート部の側壁のしきい値電圧とコーナ 一部のしきい値電圧とが大巾に異なると云う課題

本発明は、かかる従来技術の課題を解決し、ト レンチ・ゲート電界効果トランジスクのトレンチ ・ゲート部の側壁のしきい値電圧とコーナー部の しきい値電圧との差異を小巾にとどめる半導体基 板の結晶面方位とオリエンテーション・フラット 結晶方位とを提供する事を目的とする。

#### [課題を解決するための手段]

上記課題を解決するために、本発明は、半導体 基板に関し、半導体基板表面の面方位を(1.1 0)となし、且つオリエンテーション・フラット の結晶方位を<110>となす手段をとる。

### 〔寒 稿 例〕

以下、実施例により本発明を詳述する。

第1図は本発明の実施例を示すSiウェーハの 表面図であり、(110)結晶面を有するSiゥ

#### 特開平2-74074(2)

ェーハのオリエンテーション・フラット 1 をく 1 1 0 > 結晶方位となした状態を示している。

第2図は本発明の応用例を示すトレンチ・ゲートMOS FETの要部の断面図である。すなわち、Si蚤板2の表面には拡散層3及びトレンチ・ゲート部となるトレンチ内にゲート酸化膜4及びゲート電極5を形成して成り、該トレンチ・ゲートの側壁は(110)となるが、コーナー6部は、(100)から(110)を経て、(11)

#### [発明の効果]

本発明の如く、半導体基板の結晶面方位を(110)となし、オリエンテーション・フラットを
<110)方向となす事により、トレンチ・ゲート
で異効果トランジスクのトレンチ・ゲートのコーナー部のしきい値電圧を(110)面でのしきい値電圧を中心に、上・下に、小中に変動したし
きい値と電圧となす事ができる効果がある。

第1図は本発明の実施例を示すSiウェーハの 平面図、第2図は本発明の一応用例を示すトレン チ・ゲートMOS FETの要部の断面図であ

1 ・・・オリエンテーション・フラット

2・・・Si 番板

3・・・拡散層

4・・・ゲート酸化額


5 ・・・ゲート 電極

6 · · · コーナー


以上

出頭人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 答(他1名)

#### 4. 図面の簡単な説明



第 1 図



第 2 図